可编程逻辑

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

类型

电路方案

FPGA verilog
4人抢答器设计Verilog代码Quartus DE10开发板

FPGA代码设计学习资料

5小时前

181
FPGA verilog
录音与播放(WM8731芯片)例程设计Verilog代码Quartus AX301开发板

FPGA代码设计学习资料

10/07 08:18

179
FPGA verilog
复位键和蜂鸣器测试设计Verilog代码VIVADO ARTIX-7开发板

FPGA代码设计学习资料

10/06 08:13

216
FPGA verilog
波形发生器modelsim设计Verilog代码Quartus仿真

FPGA代码设计学习资料

10/05 08:01

394
FPGA verilog
彩灯控制器设计Verilog代码Quartus仿真

FPGA代码设计学习资料

10/04 08:16

299
FPGA verilog
无人售货机设计Verilog代码Quartus仿真

FPGA代码设计学习资料

10/03 08:15

310
FPGA verilog
具有四种信号灯的交通灯控制器设计Verilog代码Quartus仿真

FPGA代码设计学习资料

10/02 08:14

324
FPGA verilog
可校准数字时钟设计Verilog代码Quartus仿真

FPGA代码设计学习资料

10/01 08:13

292
FPGA verilog
74163和74151芯片设计Verilog代码VIVADO仿真

FPGA代码设计学习资料

09/30 14:06

384
FPGA verilog
QPSK调制解调通信系统设计Verilog代码Quartus仿真

FPGA代码设计学习资料

09/30 14:03

206
FPGA verilog
DAC芯片DAC081S101测试试验设计Verilog代码VIVADO ARTIX-7开发板

FPGA代码设计学习资料

09/30 13:36

226
FPGA Quartus
计时、闹钟、秒表的多功能数字钟设计VHDL代码Quartus仿真

FPGA代码设计学习资料

09/30 13:34

205
FPGA verilog
I2C接口EEPROM(24LC04芯片)设计Verilog代码Quartus AX301开发板

FPGA代码设计学习资料

09/30 11:01

432
FPGA verilog
按键和数码管测试设计Verilog代码VIVADO ARTIX-7开发板

FPGA代码设计学习资料

09/30 10:57

263
arduino wifi
【代码库】FRDM-RW612 门铃演示，带有 Wi-Fi 上的 MQTT 和 I2S 音频输出

恩智浦

09/30 10:41

361

设计资料

Xilinx高性能NVMe Host控制器IP/4通道DMA/纯逻辑实现/AXI4接口/PCIe3

adrifter 753.76 KB
519

09/17 15:56
PCIE
Xilinx高性能8通道PCIe-DMA控制器IP，SGDMA,QDMA,V4L2驱动,视频采集

adrifter 4.81 MB
549

09/17 08:32
PCIe接口
基于LZO的无损数据压缩IP，高性能压缩速率32Gbps，适用于FPGA&ASIC

adrifter 231.12 KB
323

09/15 09:18
数据压缩
大ram，双核芯片AG32VH407VGT6支持RGB带触摸（iic接口）

上海易硅智能科技 609.51 KB
966

06/19 09:37
单片机 AG32
爱普生低阻抗32K晶体产品和可编程晶振

爱普生电子元器件 2.09 MB
1500

2024/01/04
晶振可编程晶振爱普生

文章

Xilinx高性能NVMe Host IP和PCIe 3.0软核IP/4通道DMA/AXI4接口
NVMe AXI4 Host Controller IP 1.介绍 NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令，具备独立的数据写入和读取AXI4接口，不但适用高性能、顺序访问的应用，也适用于随机访问的应用，同时结合外部存储器（比如DDR），使得Host端的数据访问管理更加灵活。 NVMe是基于PCIe之上

adrifter

393

10/04 10:38

接口 DMA
基于PCIe（XDMA）的1-32路信号采集与回放, 视频/AD/光纤/支持PR over PCIe
基于PCIe（XDMA）的多路（1-32路）信号采集与回放子系统多路视频、AD、光纤等信号，支持PR over PCIe 1、概述多路信号采集与回放子系统可以实时采集1-32路视频、AD、光纤等信号，并存储到采集队列中，借助高效的硬实时数据帧出入队列管理和PCIe C2H DMA引擎，将采集到的信号帧实时传递到上位机采集缓冲区。在超带宽视频采集情况下，支持采集丢帧操作，后续视频可以正常采集。

adrifter

293

10/04 10:35

光纤 PCIE
基于FPGA的便携式DDS信号发生器与示波器
利用赛灵思公司 A7 系列板卡 EG01、AD9226 模块和 DAC904 模块，制作一个便携式、宽频带的示波器和 DDS 信号源，两者二合一，既能产生信号波形又可以实现示波器的基本功能。

FPGA技术江湖

335

10/01 11:25

FPGA 示波器
NXP Wi-Fi & Bluetooth 产品全场景选型与开发指南（2025 版）
本文介绍了NXP Wi-Fi & Bluetooth产品的分类、核心特性和选型要点，并提供了详细的开发资源和技术支持路径。涵盖了物联网(IoT)、无线微控制器(Hostless)和汽车电子产品三大应用场景，针对不同需求推荐了具体产品。文章还提供了产品参数表、开发环境搭建方法和技术支持渠道，帮助工程师高效选型并快速开发。

eefocus_3901714

234

09/29 14:43

蓝牙 wifi
【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟
EsteemPCB Academy 是一个专注于 FPGA、嵌入式系统与硬件开发的技术学习平台，致力于通过通俗易懂的课程内容，帮助工程师和学习者快速掌握前沿技术。在开始今天的主题之前，我先抛出一个问题。我们知道，目前使用的 AX7020 开发板自带一颗 50 MHz 的 PLSysRef 时钟。那么，如果某个应用需要 100 MHz、250 MHz 甚至更高频率的时钟，该怎么实现呢？这时就需要

ALINX 官方

377

09/29 09:38

FPGA AMD

视讯

课程

直播

热门作者换一换

相关标签