扫码关注
电子硬件助手
元器件查询
扫码加入Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado 工具把各类可编程技术结合在一起，能够扩展多达1 亿个等效ASIC 门的设计。
Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado 工具把各类可编程技术结合在一起，能够扩展多达1 亿个等效ASIC 门的设计。收起
查看更多
FPGA verilog
复位键和蜂鸣器测试设计Verilog代码VIVADO ARTIX-7开发板
FPGA verilog
74163和74151芯片设计Verilog代码VIVADO仿真
FPGA verilog
DAC芯片DAC081S101测试试验设计Verilog代码VIVADO ARTIX-7开发板
FPGA verilog
按键和数码管测试设计Verilog代码VIVADO ARTIX-7开发板
FPGA verilog
流水灯测试试验设计Verilog代码VIVADO ARTIX-7开发板
FPGA verilog
PLL+RAM的IP核配置测试试验设计Verilog代码VIVADO ARTIX-7开发板
FPGA verilog
拔河游戏控制Verilog VIVADO
FPGA verilog
线性反馈移位寄存器（LFSR）设计Verilog代码VIVADO仿真
FPGA verilog
32 位带符号、无符号乘法器设计Verilog代码VIVADO仿真
FPGA verilog
简易计时闹钟设计Verilog代码VIVADO仿真
FPGA verilog
可配置输入端口数和数据位宽的多路选择器设计Verilog代码VIVADO仿真
FPGA verilog
串行并行数据转换模块设计Verilog代码VIVADO仿真
FPGA verilog
ACSII码显示姓名拼音设计Verilog代码VIVADO仿真
FPGA verilog
4x4矩阵乘法器设计Verilog代码VIVADO仿真
FPGA verilog
1024点FFT计算波形频率设计Verilog代码VIVADO仿真
6课时
明德扬FPGA教程_XILINX_VIVADO软件开发平台的使用方法
? 2010 - 2025 苏州710公海赌赌船官网欢迎您网络科技有限公司 版权所有
ICP经营许可证 苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号
扫码关注
扫码加入
电子硬件助手
元器件查询
芯耀
